000			aam a22 4500
999			_c196999
003			SPU
005			20200225132137.0
008			200206b xxu||||| |||| 00| 0 tha d
020			_a9786164681156 _c120
040			_aSPU
049			_aSPU_CHN
050			_aQA 76.9 _bก763ส 2561
100	0		_9214238 _aเกริก ภิรมย์โสภา
245			_aสถาปัตยกรรมคอมพิวเตอร์ การออกแบบและการวิเคราะห์ = _bComputer and architecture design and analysis / _cเกริก ภิรมย์โสภา
246			_aComputer and architecture design and analysis
260			_bโรงพิมพ์แห่งจุฬาลงกรณ์มหาวิทยาลัย, _c2561 _aกรุงเทพฯ :
300			_a217 หน้า : _bภาพประกอบ ; _c21 ซม.
505			_aบทที่ 1 บทนำ หน้า 1-10 -- บทที่ 2 สมรรถนะของระบบคอมพิวเตอร์ หน้า 11-34 -- บทที่ 3 สถาปัตยกรรมชุดคำสั่ง หน้า 35-68 -- บทที่ 4 การออกแบบ หน่วยประมวลผลกลาง แบบ single cycle หน้า 69-94 -- บทที่ 5 หน่วยประมวลผลกลางแบบ multiple cycle หน้า 95-114 -- บทที่ 6 การเพิ่มสมรรถนะด้วย Pipeline หน้า 115-138 -- บทที่ 7 สถาปัตยกรรมร่วมสมัย หน้า 139-154 -- บทที่ 8 การจัดการหน่วยความจำ หน้า 155-192
650	0	4	_959506 _aโครงสร้างคอมพิวเตอร์
650	0	0	_997986 _aสถาปัตยกรรมเครือข่ายคอมพิวเตอร์
650	0	4	_94506 _aสถาปัตยกรรมข่ายงานคอมพิวเตอร์
850			_aSPU
942			_2lcc _cGEN
998			_apraewpayom 190220 (น.ศ.ฝึกงาน) _bapinya 190220 (น.ศ.ฝึกงาน)